SALDRAGON 1

工业控制、机器视觉、能源电力、汽车电子

产品简介

安路科技SALDRAGON 1（以下简称 DR1）系列器件延续安路FPSoC家族，组合了硬核处理器系统和FPGA，通过高带宽总线进行二者的互联。多核 ARM/RISC-V 处理器系统与安路FPGA可编程逻辑相结合于一颗芯片中，提供了应用类ARM/RISC-V处理器的性能与生态系统，并且具备安路FPGA的灵活性、低功耗、可扩展 SoC平台。ARM/RISC-V CPU是处理器系统的核心，同时系统还包含on-chip RAM，内存接口和丰富的外设互联接口，定位复杂嵌入式系统、低功耗和高性能芯片市场。

联系购买

产品选型表

显示4种产品

Device	Processor Core	Processor Extensions	Maximum Frequency（MHz）	Cache/TCM	On-Chip RAM	SDRAM	Peripherals	Peripherals w/built-in DMA	PS-PL Interface Ports	DMA Channels	JPU	NPU	TIMER	PS IO2	External Static Memory Support	LUTs	DFFs	DistributeRAM	eRAM-20K	eRAM-Total	DSP	PLL	TS	ADC	MIPI DPHY-RX	MAX user IO
DR1M90MEG484	双核 ARM 处理器	NEON & Single / Double Precision Floating Point for each processor	800	L1:32 KB Instruction,32 KB data per processor ; L2:512 KB	256KB	16/32-bit DDR3/DDR3L	UART,CAN 2.0B/FD,I2C,SPI,GPIO	USB 2.0Tri-mode Gigabit Ethernet，SD4.2/SDIO/eMMC5.1 控制器	AXI 32-bit Master，AXI 32-bit Slave，AXI 64-bit/32-bit Memory(HP)，AXI 64-bit ACP，16 Interrupts	8(4 dedicated to Programmable Logic)	JPEG baseline encoder/decoder	512x MAC,0.4TOPs,256KB SRAM	ARM 通用定时器，系统级 Triple-timer 计数器, 看门狗定时器	54	Quad-SPI，NAND	94464	104960	1340	280	5600	240	8	1	1	2	195
DR1V90GEG484	单核 RISC-V 处理器	P/F/D Instruction Extension	600	L1:32 KB Instruction,32 KB data per processor ITCM：256KB DTCM1：256KB	256KB	16/32-bit DDR3/DDR3L	UART,CAN 2.0B/FD,I2C,SPI,GPIO	USB 2.0Tri-mode Gigabit Ethernet，SD4.2/SDIO/eMMC5.1 控制器	AXI 32-bit Master，AXI 32-bit Slave，AXI 64-bit/32-bit Memory(HP)，32-bit AHB，16 Interrupts	8(4 dedicated to Programmable Logic)	JPEG baseline encoder/decoder	512x MAC,0.4TOPs,256KB SRAM	RISC-V 定时器，系统级 Triple-timer 计数器，看门狗定时器	54	Quad-SPI，NAND	94464	104960	1340	280	5600	240	8	1	1	-	201
DR1V90MEG484	单核 RISC-V 处理器	P/F/D Instruction Extension	600	L1:32 KB Instruction,32 KB data per processor ITCM：256KB DTCM1：256KB	256KB	16/32-bit DDR3/DDR3L	UART,CAN 2.0B/FD,I2C,SPI,GPIO	USB 2.0Tri-mode Gigabit Ethernet，SD4.2/SDIO/eMMC5.1 控制器	AXI 32-bit Master，AXI 32-bit Slave，AXI 64-bit/32-bit Memory(HP)，32-bit AHB，16 Interrupts	8(4 dedicated to Programmable Logic)	JPEG baseline encoder/decoder	512x MAC,0.4TOPs,256KB SRAM	RISC-V 定时器，系统级 Triple-timer 计数器，看门狗定时器	54	Quad-SPI，NAND	94464	104960	1340	280	5600	240	8	1	1	2	195
DR1M90GEG484	双核 ARM 处理器	NEON & Single / Double Precision Floating Point for each processor	800	L1:32 KB Instruction,32 KB data per processor ; L2:512 KB	256KB	16/32-bit DDR3/DDR3L	UART,CAN 2.0B/FD,I2C,SPI,GPIO	USB 2.0Tri-mode Gigabit Ethernet，SD4.2/SDIO/eMMC5.1 控制器	AXI 32-bit Master，AXI 32-bit Slave，AXI 64-bit/32-bit Memory(HP)，AXI 64-bit ACP，16 Interrupts	8(4 dedicated to Programmable Logic)	JPEG baseline encoder/decoder	512x MAC,0.4TOPs,256KB SRAM	ARM 通用定时器，系统级 Triple-timer 计数器, 看门狗定时器	54	Quad-SPI，NAND	94464	104960	1340	280	5600	240	8	1	1	-	201