2021EDA设计精英挑战赛 | 安路科技赛题辅导第一场
发布时间2023-05-04
“2021集成电路EDA设计精英挑战赛”报名正火热进行中，通过两个月的交流，我们了解到同学们对于本次赛题还有诸多疑问。
安路科技赛题
Schematic 布局布线
随着FPGA电路设计的复杂度的提升，设计者们越来越关注高层次的设计方法。为了提高在设计过程中的交互性，schematic（逻辑电路图）的使用是至关重要的。传统上，设计者们根据EDA工具的反馈结果手动绘制逻辑图，这将导致大量时间和精力的浪费，甚至容易导致错误。Schematic的自动绘制工具不但可以根据电路网表快速、准确地绘制出相应的逻辑图，从而帮助设计人员理解电路，缩短电路设计开发周期，还可以作为电路设计的开发文档留存。
Schematic具体是对instance和net进行绘制，其中net之间的交叉线数量是个重要的指标。为了让schematic看起来简洁规整，需要通过合理的布局布线来减少交叉线数量。
来自同学们的提问
● 布线的线宽和线之间的最小间距？
● 对于同一个instance的端口输出的多条net应该如何表示？
● 存在多条net输出到同一个输入端口吗？
● 关于双向口的连接问题。
● 面积的计算方式。
● 交叉点计算方式。
● Pin的位置怎样才是合法的？
● 输入和输出instance的位置要求。
● 两列之间有没有最小间距限制？
● Instance的输入输出端口的数量会有多少？
赛题辅导
针对以上提问，安路科技将于本周举办第一场赛题辅导，为同学们答疑解惑。
直播时间
2021.9.29
19:00-20:00
主要议题
● 行列布局Demo演示与讲解
● 问题答疑
袁珺琦 软件工程师
袁珺琦，2018年博士毕业于复旦大学微电子学系，在读期间主要研究FPGA布局，提出了基于范围约束的模拟退火算法。在2020年底加入安路科技，完成Schematic Viewer的开发后加入后端组，负责布局相关的工作。
扫描二维码，观看直播
腾讯会议 ID
600 433 105
腾讯会议链接https://meeting.tencent.com/dm/RWfiVxsnFOxv
安路技术交流群
群号：716896235
10月，我们还将举办第二场赛题辅导
敬请期待！
赛程详情，请登录大赛官网 : eda.icisc.cn
或点击"阅读原文"
